Alle Depeschen

DepescheBrancheneu

Nvidia zieht den Speicher-Controller in den HBM-Stapel – NVHBM soll 30 Prozent mehr Bandbreite bringen

Nvidia hat am 26. August 2026 NVHBM vorgestellt: einen Baukasten für herstellerangepassten High-Bandwidth-Speicher, bei dem der Speicher-Controller aus dem Rechenchip in den 3D-Stapel des Speichers wandert, dazu ein eigener Basis-Die und ein eigener PHY. Gegenüber Standard-HBM4e nennt Nvidia 30 Prozent mehr Speicherbandbreite, 15 Prozent weniger Stromaufnahme des Speichers, 25 bis 30 Prozent mehr Fläche für den Rechen-Die und 67 Prozent weniger Fläche für PHY und Stützlogik. Angebunden wird das Ganze über NVLink Fusion; laut heise beteiligen sich Samsung, SK Hynix und Micron, erster Anwender ist Amazons Chiptochter Annapurna Labs.

Der technische Kniff steht so im Entwicklerblog: „NVHBM uses a custom base die optimized for efficiency, featuring reduced I/O area requirements achieved by moving the memory controller into the 3D HBM stack.“ Weil Controller und PHY damit nicht mehr am Rand des Rechenchips sitzen, gibt Nvidia zusätzlich 80 Prozent mehr nutzbares Silizium durch die vereinfachte Interposer-Verdrahtung an. Alle diese Werte sind anbieter-selbstberichtet und bisher nicht unabhängig nachgemessen.

Weder der Nvidia-Beitrag noch die heise-Meldung nennt einen Zeitplan oder ein konkretes Produkt, in dem NVHBM zuerst steckt. Nvidia selbst spricht nur allgemein von „leading memory vendors“; die Namen Samsung, SK Hynix und Micron sowie Annapurna Labs als ersten Abnehmer nennt die heise-Meldung.