Tensordyne „Napier“: 3-nm-Inferenzchip mit Logarithmus-Mathematik gegen Nvidia
Das US-deutsche Start-up Tensordyne (Silicon Valley + München, hervorgegangen aus Recogni) hat seinen 3-nm-Inferenzchip „Napier“ angekündigt. Statt Gleitkomma-Multiplikationen rechnet er im logarithmischen Zahlensystem, das Multiplikationen zu Additionen macht. Der Tape-out ist erfolgt, Bestellungen über 200 Mio. $ lägen vor.
Tensordyne – 2017 als Recogni gegründet, mit Hauptsitz im Silicon Valley und einer Niederlassung in München – hat am 15. Juni 2026 den Inferenz-Beschleuniger „Napier“ vorgestellt. Der Chip wird bei TSMC in 3 Nanometern gefertigt und trägt 144 GByte HBM3E; ein vollständiges „TDN“-Rack bündelt 288 Chips.
Der technische Kern ist ein logarithmisches Zahlensystem: Multiplikationen – der Großteil der Rechenarbeit neuronaler Netze – werden im Log-Raum zu Additionen, was Fläche und Energie sparen soll. Laut Hersteller liefert Napier bis zu 13-mal so viele Tokens pro Sekunde wie Nvidias GB300 NVL72 und sei pro Watt bis zu Faktor 17 effizienter. Der Tape-out ist erfolgt, Bestellungen über 200 Mio. $ lägen bereits vor.
Einordnung: Sämtliche Leistungs- und Effizienzzahlen sind Hersteller-Angaben ohne unabhängige Messung – bei Chip-Ankündigungen die Regel und entsprechend vorsichtig zu lesen. Auch Konkurrenz ist absehbar (etwa Groq zum Jahresende). Belastbar ist bis dahin nur: Das Rennen um Inferenz-Spezialchips nimmt Fahrt auf, und ein deutscher Standort mischt mit.